公开(公告)号：CN116190214A

公开(公告)日：2023-05-30

申请号：CN202211334930.1

申请日：2022-10-28

Applicant: 三星电子株式会社

Inventor： 安星柱 ,  吴世兰 ,  金延昱

IPC: H01L21/033

Abstract: 一种用于在半导体器件的制造工艺中使用的硬掩模膜，包括：第一石墨烯层；第一非晶碳层，形成在第一石墨烯层上；第二石墨烯层，形成在第一非晶碳层上；以及第二非晶碳层，形成在第二石墨烯层上。

公开(公告)号：CN119697988A

公开(公告)日：2025-03-25

申请号：CN202411141690.2

申请日：2024-08-20

Applicant: 三星电子株式会社

Inventor： 吴世兰 ,  姜允皓 ,  金旻湜 ,  金延昱 ,  李炳训 ,  李将银

IPC: H10B12/00

Abstract: 一种半导体器件可以包括：衬底，包括由第一器件隔离层限定的第一有源区；位线接触，布置在衬底的第一有源区上；以及位线，在衬底上沿第一方向延伸。位线包括：下导电层，布置在衬底上以及在位线接触的侧壁上；以及金属线堆叠，布置在下导电层上。金属线堆叠包括：第一导电层，布置在下导电层和位线接触上并且包括第一金属材料；第一中间层，布置在第一导电层上并且包括石墨烯；以及第二导电层，布置在第一中间层上并且包括第一金属材料。

公开(公告)号：CN116507115A

公开(公告)日：2023-07-28

申请号：CN202211232958.4

申请日：2022-10-10

Applicant: 三星电子株式会社

Inventor： 吴世兰 ,  金硕壎 ,  安星柱 ,  金延昱

IPC: H10B12/00

Abstract: 提供了一种半导体装置，所述半导体装置包括：基底，包括多个有源图案；以及位线，在基底上与多个有源图案中的至少一个交叉并且在第一方向上延伸。位线包括在第一方向上延伸的第一导电图案、位于第一导电图案上在第一方向上延伸的位线覆盖图案以及位于第一导电图案与位线覆盖图案之间在第一方向上延伸的石墨烯图案。第一导电图案可以包括钌(Ru)。