公开(公告)号：CN1103495C

公开(公告)日：2003-03-19

申请号：CN97104304.3

申请日：1997-05-04

Applicant: 三星电子株式会社

Inventor： 郑和晋 ,  金英浩

IPC: H01L21/66 ,  G01R31/28

CPC classification number: G01R31/2886 ,  H01L24/97 ,  H01L2224/48091 ,  H01L2924/07802 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 根据本发明的未封装半导体芯片测试装置包括：引线框，该引线框带有与由胶带支撑的其它引线隔离开并通过连线键合到引线上的芯片。引线框置于有窗口的支撑板上，以便可以通过窗口暴露出引线框的引线，使之与置于板下的测试探针接触。底座容纳基板，基板上的电缆穿过底座的开口，并与测试板相连。压盖按压引线框时，支撑板上的引线框向下移动，引线与测试探针接触。测试后，该压盖借驱动装置复位，同样引线框借助弹力复位。

公开(公告)号：CN112700816A

公开(公告)日：2021-04-23

申请号：CN202011039061.0

申请日：2020-09-28

Applicant: 三星电子株式会社

Inventor： 金炳述 ,  李豪璟 ,  郑和晋 ,  崔容周

IPC: G11C29/56 ,  G11C11/408

Abstract: 一种用于测试存储器芯片的方法，包括：对存储器芯片执行裸片电特性拣选(EDS)测试；当EDS测试通过时，执行封装测试；当封装测试通过时，执行模块测试；当模块测试通过时，执行安装测试；以及当EDS测试、封装测试、模块测试或安装测试失败时，通过熔丝操作将存储器芯片设置为镜像模式。

公开(公告)号：CN1165401A

公开(公告)日：1997-11-19

申请号：CN97104304.3

申请日：1997-05-04

Applicant: 三星电子株式会社

Inventor： 郑和晋 ,  金英浩

IPC: H01L21/66 ,  G01R31/28

CPC classification number: G01R31/2886 ,  H01L24/97 ,  H01L2224/48091 ,  H01L2924/07802 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 根据本发明的未封装半导体芯片测试装置包括：引线框，该引线框带有与由胶带支撑的其它引线隔离开并通过连线键合到引线上的芯片。引线框置于有窗口的支撑板上，以便可以通过窗口暴露出引线框的引线，使之与置于板下的测试探针接触。底座容纳基板，基板上的电缆穿过底座的开口，并与测试板相连，压盖按压引线框时，支撑板上的引线框向下移动，引线与测试探针接触。测试后，该压盖借驱动装置复位，同样引线框借助弹力复位。