公开(公告)号：CN100452301C

公开(公告)日：2009-01-14

申请号：CN03158494.2

申请日：2003-09-11

Applicant: 三星电子株式会社

Inventor： 具滋钦 ,  李彰原 ,  许盛俊 ,  尹宣弼 ,  金星万

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L21/823437 ,  H01L21/28247 ,  H01L29/4941 ,  H01L29/6656

Abstract: 本发明公开了一种半导体器件及其制造方法，其中盖层用于控制氧化过程中金属栅极图形各部分的相对氧化速率。盖层可以是多层结构，并且可以被蚀刻以在金属栅极图形的侧壁上形成绝缘隔离壁。盖层允许使用选择性氧化工艺来氧化衬底的一部分和金属栅极图形，同时抑制包含在金属栅极图形中的金属层的氧化，该氧化工艺可以是在富含氢气的环境中利用H2O和H2的分压的湿氧化工艺。这使得蚀刻对硅衬底以及金属栅极图形的边缘的损伤减小，同时基本上维持栅极绝缘层的初始厚度和金属层的电导性。

公开(公告)号：CN1471144A

公开(公告)日：2004-01-28

申请号：CN03148470.0

申请日：2003-06-30

Applicant: 三星电子株式会社

Inventor： 具滋钦 ,  李彰原 ,  许盛俊 ,  宣敏喆 ,  尹宣弼

IPC: H01L21/316 ,  H01L21/318 ,  H01L21/283 ,  H01L21/82

CPC classification number: H01L27/11521 ,  H01L21/02164 ,  H01L21/02211 ,  H01L21/02271 ,  H01L21/02362 ,  H01L21/31612 ,  H01L27/115

Abstract: 本发明公开了一种制造具有双重间隔壁的半导体器件的方法。该方法包括下列步骤：通过提供一氮源气体，可在反应室内建立并保持氮气气氛；然后，可向反应室提供一硅源气体和一氧源气体，以在半导体衬底上沉积一氧化硅层，该半导体衬底可包括一导电材料层；然后，通过进行通常的CVD工艺，可在该氧化硅层上形成一氮化硅层；接着，该氮化硅层可被蚀刻至暴露出该氧化硅层。由于氮化硅与氧化硅之间的蚀刻选择性差异，因此部分该氮化硅层可保留在该导电材料层的侧壁上。结果，可在侧壁上形成由一氧化硅层和一氮化硅层形成的双重间隔壁。

公开(公告)号：CN1490845A

公开(公告)日：2004-04-21

申请号：CN03158494.2

申请日：2003-09-11

Applicant: 三星电子株式会社

Inventor： 具滋钦 ,  李彰原 ,  许盛俊 ,  尹宣弼 ,  金星万

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L21/823437 ,  H01L21/28247 ,  H01L29/4941 ,  H01L29/6656

Abstract: 本发明公开了一种半导体器件及其制造方法，其中盖层用于控制氧化过程中金属栅极图形各部分的相对氧化速率。盖层可以是多层结构，并且可以被蚀刻以在金属栅极图形的侧壁上形成绝缘隔离壁。盖层允许使用选择性氧化工艺来氧化衬底的一部分和金属栅极图形，同时抑制包含在金属栅极图形中的金属层的氧化，该氧化工艺可以是在富含氢气的环境中利用H2O和H2的分压的湿氧化工艺。这使得蚀刻对硅衬底以及金属栅极图形的边缘的损伤减小，同时基本上维持栅极绝缘层的初始厚度和金属层的电导性。

公开(公告)号：CN1327496C

公开(公告)日：2007-07-18

申请号：CN03148470.0

申请日：2003-06-30

Applicant: 三星电子株式会社

Inventor： 具滋钦 ,  李彰原 ,  许盛俊 ,  宣敏喆 ,  尹宣弼

IPC: H01L21/316 ,  H01L21/318 ,  H01L21/283 ,  H01L21/82

CPC classification number: H01L27/11521 ,  H01L21/02164 ,  H01L21/02211 ,  H01L21/02271 ,  H01L21/02362 ,  H01L21/31612 ,  H01L27/115

Abstract: 本发明公开了一种制造具有双重间隔壁的半导体器件的方法。该方法包括下列步骤：通过提供一氮源气体，可在反应室内建立并保持氮气气氛；然后，可向反应室提供一硅源气体和一氧源气体，以在半导体衬底上沉积一氧化硅层，该半导体衬底可包括一导电材料层；然后，通过进行通常的CVD工艺，可在该氧化硅层上形成一氮化硅层；接着，该氮化硅层可被蚀刻至暴露出该氧化硅层。由于氮化硅与氧化硅之间的蚀刻选择性差异，因此部分该氮化硅层可保留在该导电材料层的侧壁上。结果，可在侧壁上形成由一氧化硅层和一氮化硅层形成的双重间隔壁。

公开(公告)号：CN1574398A

公开(公告)日：2005-02-02

申请号：CN03155055.X

申请日：2003-08-26

Applicant: 三星电子株式会社

Inventor： 尹宣弼 ,  许盛俊 ,  金星万 ,  李彰原 ,  具滋钦 ,  崔时荣

IPC: H01L29/786 ,  H01L21/336 ,  H01L21/283 ,  H01L21/3205

Abstract: 本发明公开了一种具有低电阻的半导体器件及其制造方法，通过防止形成栅极叠层时出现高电阻材料来获得低电阻。该器件包括形成在半导体衬底上的电介质层，形成在电介质层上的多晶硅层，形成在多晶硅层上的界面反应阻挡层，形成在界面反应阻挡层上的阻挡层，以及形成在阻挡层上的金属层。其中界面反应阻挡层被构造用于阻止多晶硅层与阻挡层之间的反应。