-
公开(公告)号:CN111403387A
公开(公告)日:2020-07-10
申请号:CN201910740640.9
申请日:2019-08-12
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L29/04 , H01L21/8238
Abstract: 提供了一种半导体器件及其制造方法,该半导体器件包括:第一半导体层,具有第一区域和第二区域;多个第一沟道层,在第一半导体层的第一区域上沿垂直方向彼此隔开;第一栅电极,围绕所述多个第一沟道层;多个第二沟道层,在第一半导体层的第二区域上沿垂直方向彼此隔开;以及第二栅电极,围绕所述多个第二沟道层,其中,所述多个第一沟道层中的每个具有第一晶向,并且所述多个第二沟道层中的每个具有不同于第一晶向的第二晶向,其中,所述多个第一沟道层中的每个的厚度不同于所述多个第二沟道层中的每个的厚度。
-
公开(公告)号:CN110071174B
公开(公告)日:2024-01-09
申请号:CN201811207725.2
申请日:2018-10-17
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明构思涉及一种半导体器件及制造其的方法,该半导体器件包括:成对的配线图案,其被构造为在第一方向上延伸并形成在衬底上以在第二方向上彼此间隔开,该成对的配线图案在第二方向上最靠近彼此地设置;栅电极,其被构造为在衬底上沿第二方向延伸,栅电极被构造为围绕配线图案;以及第一隔离层,其被构造为沿第一方向在衬底与栅电极之间延伸,并且被形成为在第二方向上彼此间隔开,第一隔离层在垂直于第一方向和第二个方向的第三方向上重叠该成对的配线图案。
-
公开(公告)号:CN110071174A
公开(公告)日:2019-07-30
申请号:CN201811207725.2
申请日:2018-10-17
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明构思涉及一种半导体器件及制造其的方法,该半导体器件包括:成对的配线图案,其被构造为在第一方向上延伸并形成在衬底上以在第二方向上彼此间隔开,该成对的配线图案在第二方向上最靠近彼此地设置;栅电极,其被构造为在衬底上沿第二方向延伸,栅电极被构造为围绕配线图案;以及第一隔离层,其被构造为沿第一方向在衬底与栅电极之间延伸,并且被形成为在第二方向上彼此间隔开,第一隔离层在垂直于第一方向和第二个方向的第三方向上重叠该成对的配线图案。
-
公开(公告)号:CN111403387B
公开(公告)日:2024-07-12
申请号:CN201910740640.9
申请日:2019-08-12
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L29/04 , H01L21/8238
Abstract: 提供了一种半导体器件及其制造方法,该半导体器件包括:第一半导体层,具有第一区域和第二区域;多个第一沟道层,在第一半导体层的第一区域上沿垂直方向彼此隔开;第一栅电极,围绕所述多个第一沟道层;多个第二沟道层,在第一半导体层的第二区域上沿垂直方向彼此隔开;以及第二栅电极,围绕所述多个第二沟道层,其中,所述多个第一沟道层中的每个具有第一晶向,并且所述多个第二沟道层中的每个具有不同于第一晶向的第二晶向,其中,所述多个第一沟道层中的每个的厚度不同于所述多个第二沟道层中的每个的厚度。
-
-
-