-
公开(公告)号：CN1052209A
公开(公告)日：1991-06-12
申请号：CN90104919.0
申请日：1990-06-20
Applicant: 三星电子株式会社
IPC: G11C7/00
CPC classification number: G11C8/12 , G11C11/4072 , G11C11/4096 , G11C11/4097 , G11C29/34 , G11C29/36
Abstract: 本发明公开了一种在存储装置(DRAM)中改进的高速写测试方法，通过该方法能够在内部或在外部把相同的数据写入存储装置的存储单元阵列的所有存储单元。位线的排列方式是，在整个存储单元阵列中位线B/L和B/L是交替的，以便使一条字线仅与一种位线(B/L或B/L)相连，由数据控制器构成的数据供给电路根据与被选字线相连的位线种类控制输入/输出驱动器。
Search Results
1
records
(took 0.014 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
