-
公开(公告)号：CN118675570A
公开(公告)日：2024-09-20
申请号：CN202410292684.0
申请日：2024-03-14
Applicant: 三星电子株式会社
Abstract: 提供了一种时钟信号同步电路、其操作方法以及半导体存储器装置。所述时钟信号同步电路包括：延迟线，被配置为：响应于延迟控制信号而延迟输入时钟信号以对输出时钟信号进行输出；复制电路，被配置为：延迟输出时钟信号以输出反馈时钟信号；相位检测器，被配置为：将输入时钟信号与反馈时钟信号彼此进行比较以检测相位差；以及延迟控制电路，被配置为：基于所述相位差来生成延迟控制信号。复制电路可基于存储器装置的操作模式来延迟输出时钟信号以输出反馈时钟信号。
-
公开(公告)号：CN119920275A
公开(公告)日：2025-05-02
申请号：CN202410673777.8
申请日：2024-05-28
Applicant: 三星电子株式会社
IPC: G11C5/14 , G11C11/401 , G11C7/06
Abstract: 本公开提供了存储装置和存储系统。所述存储装置包括：参考电压发生器，所述参考电压发生器被配置为生成参考电压；以及数据输入/输出(I/O)缓冲器，所述数据I/O缓冲器被配置为接收具有第一相位的数据信号，生成具有与所述第一相位相反的第二相位的相位控制信号，以及基于所述数据信号、所述相位控制信号和所述参考电压来生成输出信号。
-
公开(公告)号：CN115440262A
公开(公告)日：2022-12-06
申请号：CN202210371366.4
申请日：2022-04-08
Applicant: 三星电子株式会社
Inventor： 尹峻燮
Abstract: 提供了一种数字相位插值器、时钟信号发生器和包括该时钟信号发生器的易失性存储设备。时钟信号发生器包括：内部信号发生器，被配置为基于外部时钟信号生成相互具有相位差的第一内部信号和第二内部信号；第一相位插值器，被配置为响应于第一控制信号而用第二内部信号对第一内部信号进行插值，并生成第一插值信号；第二相位插值器，被配置为响应于第二控制信号而用第二内部信号对第一内部信号进行插值，并生成第二插值信号；以及选择器，被配置为响应于选择信号而选择第一插值信号和第二插值信号中的任何一个，并且输出所选择的插值信号作为内部时钟信号。
-
公开(公告)号：CN116566386A
公开(公告)日：2023-08-08
申请号：CN202211440610.4
申请日：2022-11-17
Applicant: 三星电子株式会社
Abstract: 在本公开的一些实施例中，一种延迟锁定环路包括：粗糙延迟电路，被配置为延迟参考时钟信号以生成第一时钟信号；精细延迟电路，被配置为延迟第一时钟信号以生成第二时钟信号；第一延迟电路，被配置为延迟第二时钟信号以生成第三时钟信号；第二延迟电路，被配置为延迟第一时钟信号以生成第四时钟信号；第三延迟电路，被配置为延迟第四时钟信号以生成第五时钟信号；相位检测器，被配置为检测参考时钟信号和第五时钟信号之间的相位差；以及控制器，被配置为调整粗糙延迟电路的第一延迟量、精细延迟电路的第二延迟量和第三延迟电路的第三延迟量。
-
-
-
Search Results
4
records
(took 0.021 seconds)
