公开(公告)号：CN109712660B

公开(公告)日：2024-06-04

申请号：CN201811187661.4

申请日：2018-10-11

Applicant: 三星电子株式会社

Inventor： 金慧珠 ,  孙皛凤 ,  李美香

IPC: G11C16/16 ,  G11C16/10 ,  G11C16/26

Abstract: 本文提供的存储器件可以包括无效位电路和单元阵列。在用于控制这种存储器件的方法中，无效位电路可以从存储器控制器接收无效控制命令，以将无效位数据更新到彼此不同的第一状态和第二状态中的一个，无效位电路可以从存储器控制器接收读控制命令，并且当无效位数据处于第一状态时可以提供无效信号，当无效位数据处于第二状态时无效位电路可以发送数据请求，并且单元阵列可以接收数据请求并提供数据。

公开(公告)号：CN109712660A

公开(公告)日：2019-05-03

申请号：CN201811187661.4

申请日：2018-10-11

Applicant: 三星电子株式会社

Inventor： 金慧珠 ,  孙皛凤 ,  李美香

IPC: G11C16/16 ,  G11C16/10 ,  G11C16/26

Abstract: 本文提供的存储器件可以包括无效位电路和单元阵列。在用于控制这种存储器件的方法中，无效位电路可以从存储器控制器接收无效控制命令，以将无效位数据更新到彼此不同的第一状态和第二状态中的一个，无效位电路可以从存储器控制器接收读控制命令，并且当无效位数据处于第一状态时可以提供无效信号，当无效位数据处于第二状态时无效位电路可以发送数据请求，并且单元阵列可以接收数据请求并提供数据。