-
公开(公告)号：CN109388339B
公开(公告)日：2023-12-12
申请号：CN201810462339.1
申请日：2018-05-15
Applicant: 三星电子株式会社
IPC: G06F3/06
Abstract: 存储器控制器、应用处理器、和操作存储器控制器的方法能够控制输入/输出设备的性能和功率消耗。方法包括：允许存储器设备在空闲状态被维持对应于当前设定的第一设定值的第一时间段之后进入掉电模式，允许存储器设备在对存储器设备的访问发生时从掉电模式进入到激活状态中，基于通过监测存储器设备的驱动样式所获得的结果，确定掉电模式的维持时间，以将第一设定值改变为第二设定值；以及，基于第二设定值，当空闲状态被维持不同于第一时间段的第二时间段时，允许存储器设备进入掉电模式。
-
公开(公告)号：CN104810054A
公开(公告)日：2015-07-29
申请号：CN201510037229.7
申请日：2015-01-23
Applicant: 三星电子株式会社
IPC: G11C16/06
Abstract: 本发明提供了控制目标模块的写入均衡的电路及其方法，该方法包括以下步骤：在均衡参考表中注册与多个存储器模块的类型相对应的多个数据相关信号参考延迟值；将写入均衡相关信号发送至安装在目标板上的第一类型的存储器模块；检测时钟信号与从安装的存储器模块上的存储器装置接收的多个数据相关信号之间的多个时序偏差；以及根据与安装的存储器模块相对应的数据相关信号参考延迟值，在一个时序偏差处在第一范围以外的情况下，对发送至安装的存储器模块的一个对应的存储器装置的数据相关信号的延迟进行调整。
-
公开(公告)号：CN102103561B
公开(公告)日：2015-04-01
申请号：CN201010573018.2
申请日：2010-12-01
Applicant: 三星电子株式会社
IPC: G06F13/36
CPC classification number: G06F13/4059
Abstract: 一种数据处理系统中的异步扩展电路。所述异步扩展电路包括异步打包器和异步解包器。所述异步打包器包括：写缓冲器，共同地用于异步桥以及用于扩展和缓冲写通道数据；以及第一和第二异步打包控制器，用于关于在突发写操作期间输入到写缓冲器/从写缓冲器输出的写通道数据，分别根据第一和第二时钟来控制通道压缩。所述异步解包器包括：读缓冲器，共同地用于异步桥以及用于扩展和缓冲读通道数据；以及第一和第二异步解包控制器，用于关于在突发读操作期间输入到读缓冲器/从读缓冲器输出的读通道数据，分别根据第一和第二时钟来控制通道压缩。
-
公开(公告)号：CN102103561A
公开(公告)日：2011-06-22
申请号：CN201010573018.2
申请日：2010-12-01
Applicant: 三星电子株式会社
IPC: G06F13/36
CPC classification number: G06F13/4059
Abstract: 一种数据处理系统中的异步扩展电路。所述异步扩展电路包括异步打包器和异步解包器。所述异步打包器包括：写缓冲器，共同地用于异步桥以及用于扩展和缓冲写通道数据；以及第一和第二异步打包控制器，用于关于在突发写操作期间输入到写缓冲器/从写缓冲器输出的写通道数据，分别根据第一和第二时钟来控制通道压缩。所述异步解包器包括：读缓冲器，共同地用于异步桥以及用于扩展和缓冲读通道数据；以及第一和第二异步解包控制器，用于关于在突发读操作期间输入到读缓冲器/从读缓冲器输出的读通道数据，分别根据第一和第二时钟来控制通道压缩。
-
-
Patent Agency Ranking
公开(公告)号：CN104810054B
公开(公告)日：2019-12-06
申请号：CN201510037229.7
申请日：2015-01-23
Applicant: 三星电子株式会社
IPC: G11C16/06
Abstract: 本发明提供了控制目标模块的写入均衡的电路及其方法，该方法包括以下步骤：在均衡参考表中注册与多个存储器模块的类型相对应的多个数据相关信号参考延迟值；将写入均衡相关信号发送至安装在目标板上的第一类型的存储器模块；检测时钟信号与从安装的存储器模块上的存储器装置接收的多个数据相关信号之间的多个时序偏差；以及根据与安装的存储器模块相对应的数据相关信号参考延迟值，在一个时序偏差处在第一范围以外的情况下，对发送至安装的存储器模块的一个对应的存储器装置的数据相关信号的延迟进行调整。
-
-
公开(公告)号：CN109388339A
公开(公告)日：2019-02-26
申请号：CN201810462339.1
申请日：2018-05-15
Applicant: 三星电子株式会社
IPC: G06F3/06
Abstract: 存储器控制器、应用处理器、和操作存储器控制器的方法能够控制输入/输出设备的性能和功率消耗。方法包括：允许存储器设备在空闲状态被维持对应于当前设定的第一设定值的第一时间段之后进入掉电模式，允许存储器设备在对存储器设备的访问发生时从掉电模式进入到激活状态中，基于通过监测存储器设备的驱动样式所获得的结果，确定掉电模式的维持时间，以将第一设定值改变为第二设定值；以及，基于第二设定值，当空闲状态被维持不同于第一时间段的第二时间段时，允许存储器设备进入掉电模式。
-
公开(公告)号：CN102693202B
公开(公告)日：2016-08-10
申请号：CN201210082238.4
申请日：2012-03-26
Applicant: 三星电子株式会社
IPC: G06F13/38
CPC classification number: G06F13/3625 , G06F13/4022
Abstract: 一种片上系统(SoC)包括：第一主设备；从设备；总线开关，其传送主设备的第一命令和从设备的第一响应；以及第一优先级控制器，其连接在第一主设备与总线开关之间。该第一优先级控制器基于第一命令和第一响应测量第一带宽和第一等待时间中的至少一个，并根据测量结果中的至少一个调整第一命令的优先级。
-
公开(公告)号：CN116501159A
公开(公告)日：2023-07-28
申请号：CN202310087443.8
申请日：2023-01-20
Applicant: 三星电子株式会社
IPC: G06F1/3225 , G06F1/3234 , G06F1/3296 , G06F13/16
Abstract: 提供了用于具有多个存储级的系统中的功率降低的电子设备和方法。所述电子设备包括：存储系统，包含第一存储级及第二存储级；以及存储器控制器，连接到存储系统且被配置为控制存储系统的功率。存储器控制器被配置为使得第一存储级在其中没有数据泡的数据拨转时间等于或大于针对第二存储级的另一存储体访问中的空闲掉电(IPD)最小增益持续时间的存储器访问期间进入IPD状态。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.022 seconds)
