-
公开(公告)号:CN116544109A
公开(公告)日:2023-08-04
申请号:CN202310086298.1
申请日:2023-02-01
Applicant: 三星电子株式会社
IPC: H01L21/308 , H01L21/311 , H10B12/00
Abstract: 一种制造半导体器件的方法,包括:通过使用第一材料在特征层上形成多个参考图案和外围图案,使得外围图案连接到多个参考图案的端部;通过使用第二材料在多个参考图案中的每一个参考图案的两个侧壁上形成多个第一间隔物;去除多个参考图案;通过使用第一材料在多个第一间隔物中的每一个第一间隔物的两个侧壁上形成多个第二间隔物;去除多个第一间隔物,使得多个第二间隔物和外围图案保留在特征层上;以及通过使用多个第二间隔物和外围图案作为蚀刻掩模来图案化特征层。
-
公开(公告)号:CN118201354A
公开(公告)日:2024-06-14
申请号:CN202311571669.1
申请日:2023-11-23
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种集成电路器件,包括:衬底,其具有由器件隔离沟槽限定的多个有源区;器件隔离结构,其包括蚀刻诱导膜并填充器件隔离沟槽,蚀刻诱导膜覆盖器件隔离沟槽底表面;字线沟槽,其与多个有源区和器件隔离结构相交并其在第一横向方向上延伸;栅极电介质膜,其覆盖字线沟槽的内壁;以及字线,其填充字线沟槽的位于栅极电介质膜上的部分,其中,多个有源区中的每个有源区包括在字线下方的鳍主体部分和从鳍主体部分向字线突出的鞍形鳍部分,并且蚀刻诱导膜通过字线沟槽被暴露。
-