公开(公告)号：CN116170029A

公开(公告)日：2023-05-26

申请号：CN202211467166.5

申请日：2022-11-22

Applicant: 三星电子株式会社

Inventor： 李冈石 ,  柳根荣 ,  黄映竣 ,  孙弘乐 ,  申峻昊 ,  全甫奂 ,  韩泫升

IPC: H03M13/11 ,  G06F11/10 ,  G11C29/42

Abstract: 一种低密度奇偶校验(LDPC)解码器，其用码字的值将可变节点初始化并且输出参考不规则的奇偶校验矩阵更新的可变节点作为解码的消息。该LDPC解码器包括：多个单位逻辑电路，其在单模式或多模式下操作，在单模式中，所有单位逻辑电路更新包括至少一个可变节点的一个可变节点组，在多模式中，单位逻辑电路中的每一个通过更新不同的可变节点而并行地更新多个可变节点组；以及模式控制器，其控制多个单位逻辑电路，以在单模式下更新可变节点组中的其程度大于阈值程度的高程度可变节点组，并且在多模式下更新可变节点组中的其程度小于或等于阈值程度的低程度可变节点组。