公开(公告)号：CN1099117C

公开(公告)日：2003-01-15

申请号：CN95105495.3

申请日：1995-05-19

Applicant: 三星电子株式会社

Inventor： 徐东一 ,  丁世镇

IPC: G11C11/34

CPC classification number: G11C7/1006 ,  G11C7/10

Abstract: 本发明涉及到一种半导体存储器件及借助于含有多路I/O线的芯片结构能实现高带宽的一种信号线的排列方法。半导体存储器件包括：由多个含有大量存储单元的参考块组成的阵列，多个沿芯片长度方向延伸的字线，多个沿垂直于芯片长度的方向延伸的位线，多个排列在阵列上部并沿垂直方向延伸的数据I/O线，以及多个沿垂直方向排列且邻近于数据I/O线和互补数据I/O线用来控制各对位线到数据I/O线的连接的列选择线。

公开(公告)号：CN1149187A

公开(公告)日：1997-05-07

申请号：CN95105495.3

申请日：1995-05-19

Applicant: 三星电子株式会社

Inventor： 徐东一 ,  丁世镇

IPC: G11C11/34

CPC classification number: G11C7/1006 ,  G11C7/10

Abstract: 本发明涉及到一种半导体存储器件及借助于含有多路I/O线的芯片结构能实现高带宽的一种信号线的排列方法。半导体存储器件包括：由多个含有大量存储单元的参考块组成的阵列，多个沿芯片长度方向延伸的字线，多个沿垂直于芯片长度的方向延伸的位线，多个排列在阵列上部并沿垂直方向延伸的数据I/O线，以及多个沿垂直方向排列且邻近于数据I/O线和互补数据I/O线用来控制各对位线到数据I/O线的连接的列选择线。