Invention Publication
- Patent Title: 配线电路基板的制造方法
- Patent Title (English): Method for producing wired circuit board
-
Application No.: CN201710526969.6Application Date: 2017-06-30
-
Publication No.: CN107567177APublication Date: 2018-01-09
- Inventor: 杉本悠 , 田边浩之 , 藤村仁人
- Applicant: 日东电工株式会社
- Applicant Address: 日本大阪府
- Assignee: 日东电工株式会社
- Current Assignee: 日东电工株式会社
- Current Assignee Address: 日本大阪府
- Agency: 北京林达刘知识产权代理事务所
- Agent 刘新宇; 张会华
- Priority: 2016-132047 2016.07.01 JP
- Main IPC: H05K1/02
- IPC: H05K1/02 ; H05K1/05 ; H05K3/10 ; H05K3/28

Abstract:
本发明提供一种配线电路基板的制造方法,包括:设置绝缘层的工序1;设置金属薄膜的工序2;设置光致抗蚀剂的工序3;配置光掩模并隔着光掩模对光致抗蚀剂进行曝光的工序4;将光致抗蚀剂的第1曝光部分和第2曝光部分去除的工序5;在金属薄膜的表面设置第1配线和第2配线的工序6。在工序4中,在假定为在金属薄膜处反射的反射光聚光于光致抗蚀剂中的位于第1曝光部分和第2曝光部分之间的部分的情况下,斜面具有光致抗蚀剂中的因聚光而要在工序5中去除的部分与第1曝光部分以及第2曝光部分连续的方式俯视时向一方向弯曲的弯曲部。第2曝光部分在俯视时连续地具有回避弯曲部的回避部和与斜面中的除了弯曲部以外的至少一部分重叠的重叠部。
Public/Granted literature
- CN107567177B 配线电路基板的制造方法 Public/Granted day:2021-08-06
Information query