一种边缘网处理器专用复接装置，包括多路寄存器组、复接参数设置模块、轮询封装模块、缓冲区和复接模块；各支路码流数据宽度为1比特，复接后数据宽度为1字节；封装过程采用幅度可变的码速调整机制，即调整幅度可随着缓冲区读写位置差值的变化而变化，调整幅度的变化范围在-8比特到+8比特之间，最小调整单位为1比特；使用片上双端口存储器将各支路数据按照子帧的格式暂存起来，其中片上存储器总大小为支路数乘以子帧长度，写端口宽度为1比特，读端口宽度为8比特；写端口的时钟频率为读端口的8倍；复接单位为字节，复接时钟同缓冲区读时钟频率相同。本发明能节省硬件资源、及时消除传输时间误差、有效保证同步字节的准确性。